AOA体育官网LED智能照明系统电路模块设计

 AOA体育资讯     |      2021-11-11 11:39

  硬件设想的使命是按照体系的设想请求,在所选定的微处置器芯片和其他元器件的根底上,设想出体系的图,还包罗构造设想、印制板设想等。在设想完成后停止实验,以便对其不公道的部门停止改正,并终极肯定硬件设想计划和完成印制板。中间电路次要包罗以下几个部门:(1) 电路中心部门:ARM微处置器、复位电路、晶振电路和电路。(2)JTAG电路:完成法式下载与在线) 核心电路:CAN总线通讯电路、USB接口、存储电路、LCD液晶显现、键盘电路、串行通信电路。

  中间的微处置器引脚图如图3.2所示,它次要包罗芯片中所利用的各个接口的收集标号及与核心电路的毗连方法。

  STM32的事情电压为2.0V.3.6V,经由过程内置的电压调理器供给所需的1.8V电源。当主电源掉电后,经由过程VBAT脚为及时时钟(RTC)和备份存放器供给电源。5v电源经由过程J2端口接入电路,并经由过程SPXlll7M3.3.3将电源稳压至3.3V。VDDA与VSSA必需别离连到VDD与VSS,这是为了低落噪声和堕落概率。SPXI 1l 7M3.3.3输出电流可达800mA,输出电压的精度在正负百分之一之间,具有电流限定和热庇护功用。P6KE6.8A为瞬态抑止二极管,它有用地庇护电子线路中的精细元器件,免受各类浪涌脉冲的破坏。电源不只是中心电路的供电电源,并且还要卖力给其他核心电路供电,电源和地之间的电容是用往复耦的,它进步了体系的抗滋扰性。

  STM32F103VBT6撑持三种复位情势,别离为体系复位、上电复位和备份地区复位。除时钟掌握存放器RCC CSR存放器中的复位标记位和备份地区中的存放器之外,体系复位将复位一切存放器至它们的复位形态。内部复位电路如图3.4所示。

  SP809EK.3.1/TR为单功用复位件。当体系上电或电源电压跌落至阈值电压,SP809的复位旌旗灯号RESET就会发生140ms的复位脉冲,包管体系牢靠有用的复位。它的输出典范值为上拉低电平,因而要在RESET--与“电源电压之间加一个上拉电阻Rl。此电路为内部复位,CRESET毗连至lJSTM32F103VBT6的NRST引脚上.低电平有用。

  在STM32中,三种差别的时钟源可被用来驱动体系时钟(SYSCLK):HSI振荡器时钟、HSE振荡器时钟和PLL时钟。高速内部时钟旌旗灯号(HSE)由以下两种时钟源发生:HSE内部晶体/陶瓷谐振器和HSE用户内部时钟。HSI时钟旌旗灯号由内部8MHz的RC振荡器发生,可间接作为体系时钟或在2分频以后作为PLL输入。LSE(低速内部时钟旌旗灯号)晶体是一个32.768KHz的低速内部晶体或陶瓷谐振器。晶振电路如图3.5所示。

  左图为LSE时钟,它接纳32.768kHz夕b部晶振,为及时时钟(RTC)供给一个低功耗且准确的时钟源。LSE晶体经由过程在备份域掌握存放器里的LSEON位启动和封闭。右图为HSE时钟,接纳8MHz夕b部晶振,负载电容值按照所选晶振拔取,为体系供给更加准确的主时钟。为了削减时钟输出的失真和收缩启动不变工夫,晶体和负载电容必需尽能够地接近振荡器引脚。

  JTAG是一种国际尺度测试和谈(IEEEl 149.1兼容),次要用于芯片内部测试。如今大都初级器件都撑持JTAG和谈。JTAG g路如图3.6所示,这里利用的是20针JTAG接口。各引脚称号及功用以下:1脚为VTrefH标板参考电压,接电源;2脚为VCC电源;3脚为nTRST狈0试体系复位旌旗灯号;5脚为TDI钡IJ试数据串行输入;7脚为TMS、狈IJ试形式挑选;9脚为TCK测试时钟:1 1脚为RTCK测试时钟返回旌旗灯号,倒霉用时能够间接接地;1 3脚为TDO测试数据串行输出;15脚为nSRSTg[标体系复位旌旗灯号,与目的板上的体系复位旌旗灯号(NRST)相连,;4、AOA体育平台6、8、10、12、14、16、18、20脚为GND接地;17、19脚不决义。

  R1、R2、R3均为下拉电阻,令体系复位当前,STM321为部JTAG接口使能,JTAG便可仿真调试。ARM经由过程JTAG电路与主机的并口毗连,先下载法式到FLASHI勾再在器件内经由过程软件掌握法式的运转,由JTAG接口读取片内信息供调试利用的办法停止开辟。这类方法不需求仿真器和编程器,大大收缩了开辟周期,低落了开辟本钱。

  STM32具有先辈的内核构造和优良的功耗掌握,而且具有机能出众的片上外设。其USB接口可达12Mbit/s,USART接口高达4.5Mbit/s。它接纳基于ARMv7.M系统构造的32位尺度处置器Cortex.M3,是特地为微掌握体系、产业掌握体系和无线收集体系等功耗和本钱敏感的嵌入式使用范畴完成高体系机能设想的。

  本部门接纳简朴的矩阵式键盘设想,电路如图3.7所示,如许不只削减I/O UI的占用,并且便于当前的扩大。这里接纳行扫描法,停止按键辨认。起首,判定键盘中有没有键按下:将局部行线)置低,然后检测列线)的形态。

  本体系中的LCD显现模块次要用于中间离开上位机自力事情时的号令发送与处置。选用清达光电手艺有限公司的HGl286419-SYH.LSV型号的图形点阵液晶显现模组,它撑持串行和并行两种接口,点阵数为128“64,内置芯片为EPL651 32,可便利的与各类微处置器相毗连。

  LCD模块的接口电路如图3.8所示。其事情电压为3.3V,与STM32SE作电压不异,因而能够间接利用电源电路的输出电压,无需分外电源电路设想。它的显现像素为蓝玄色,显现布景为黄绿色。接纳模仿串行通讯与ARM芯片毗连,毗连引脚为SDO(串行数据输出)、SCL(串行时钟)、SI(串行数据输入)别离接蛩jSTM32上的PC9、PC8、PC7引脚上。LCD RES为复位旌旗灯号,低电平有用。LCD PS用来挑选数据传输接口,高电平为并行接口,低电平串行接口。LCD CSl和LCD CS2为片选旌旗灯号。LCD C86用来挑选时序,高电平为6800时序,低电平为8080日-j序。LCD A0用来发送数据仍是号令,高电平为数据,低电平为号令。LCD RW用来挑选读写旌旗灯号,当为6800时序时,高电平为读旌旗灯号,低电平为写旌旗灯号,当为8080Bt序时为写旌旗灯号。LCD E为6800时序的使能旌旗灯号或8080时序的读旌旗灯号。LEDA脚和LEDK脚为LED背光源输入,LEDA接3.3V,LEDK应接地。此处由LCD BKL掌握晶体管导通.然后控带rJLEDK的电平。

  本体系接纳的是尺度的DB.9接口,电路如图3.9所示。因为RS.232.C尺度接纳负逻辑方法,与STM32F103VBT6的LVTTL电路所界说的上下电平旌旗灯号完整差别,以是要用SP3232停止RS232电平转换,SP3232的事情电压为+3.05.OV,将EIA/TIA.232电平转换为TTl或CMOS电平。这里有两路串行通讯接口,U0和U1。

  CAN总线所示。因为体系中间要与节点停止通讯,因而硬件部门包罗CAN通讯模块设想,接纳CTMl040T是一款带断绝的高速CAN收发器芯片,该芯片内部集成了一切必须的CAN断绝及CAN收、发器件。该芯片的次要功用是将CAN的逻辑电平转换为CAN总线的差分电平而且具有DC2500V的断绝功用及ESD庇护感化。T1为高频扼流圈,由于地道里情况庞大,高频扼流圈能够滤除高频滋扰,使电路不变。

  USB且P串行通用总线针插头作为尺度插头,其电路设想如图3.1l所示。USB的D+与D.是差分输入线V电压。而电源与地线mA。USBEN用于掌握能否使能USB通讯功用,掌握D+和D.的电平。

  因为地道照明需求存储操纵记载,包罗调光值、操纵工夫、操纵组别等信息,因而利用AT45DB041D存储数据,电路如图3.12所示。它经由过程SPI总线与ARM处置器通讯,在需求的时分能够经由过程上位机发送死令读取汗青记载,而且汗青记载存储会主动按期肃清。CS为芯片挑选引脚,CS脚由高到低的电平转换时开端对芯片停止操纵,反之,由低到高时完毕操纵。SCK是串行时钟,SO是串行数据输出,SI是串行数据输入。WP是写庇护,WP引脚曾经内置上拉,在倒霉用时,将它接到高电平上。RESET是复位,只需RESET规复到低电平便可对芯片停止一般操纵,芯片内部曾经内置了上电复位电路,倒霉用此引脚时将它接到高电平上。

  体系次要包罗上位机监控中间、检测装备、中间、节点和LED驱动电源。经由过程检测装备收罗数据,然后通报给上位机监控中间,上位机停止数据处置以后,向中间发送死令,中间以播送情势向节点发送死令,经由过程调理LED驱动电源的输入电压掌握LED灯的亮度。中间与节点接纳CAN总线通讯,中间与上位机接纳串口通讯。

  订定了中间、节点与上位机之间的通讯和谈,并对中间和节点停止了硬件电路设想,次要包罗微处置器的选型、通讯模块设想、DA转换电路设想、液晶显现设想、数据存储模块设想、放大电路设想,并给出了部门电路的具体道理图。